> formation Technologies numériques > formation Robotique, systèmes embarqués, IoT > formation Robotique, objets connectés, IoT > formation VHDL, conception pour cible FPGA

Avis loadedNote : 3,8Length : 1TotalNote : 15TotalNote20 : 0
Toutes nos formations Robotique, objets connectés, IoT

Formation VHDL, conception pour cible FPGA

3,8 / 5
Stage pratique
Durée : 4 jours
Réf : VHD
Prix  2021 : 2750 € H.T.
Pauses et déjeuners offerts
  • Programme
  • Participants / Prérequis
  • Intra / sur-mesure
  • avis clients
Programme

Cette formation vous permettra d'acquérir des compétences générales dans la pratique du VHDL, langage destiné à représenter le comportement et l'architecture d'un système électronique numérique. Vous pourrez découvrir ce langage et développer votre premier projet VHDL.

Objectifs pédagogiques

À l’issue de la formation, le participant sera en mesure de :
  • Appréhender le langage VHDL et ses multiples possibilités
  • Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
  • Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
  • Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple

Travaux pratiques

Visualiser à travers différents exemples les concepts du VHDL et dérouler un design flow de l'écriture de code aux placements routage.
PROGRAMME DE FORMATION

Qu'est-ce que le VHDL ?

  • Signification de l'acronyme et caractéristiques du VHDL.
  • Historique du langage et domaines d'applications.
  • Domaines d'applications et description d'un système.
  • Avantages/inconvénients du langage.
  • Les autres langages HDL.
  • Comparaison VHDL/Verilog.

VHDL dans le flot de conception

  • Etapes de conception d'un circuit.
  • Un langage commun : le VHDL.
  • Simulation fonctionnelle.
  • Du langage au circuit : la synthèse.
  • Portabilité multifondeur.
  • Du circuit au langage : la rétroannotation.

Hiérarchie et fonctionnalité

  • Deux visions complémentaires.
  • Exemple de construction hiérarchique d'un additionneur.

Les bases du langage

  • Structure d'un fichier VHDL.
  • Instructions concurrentes.
  • Instructions séquentielles.
  • Mémento : exemple de codage combinatoire et séquentiel.
  • Sous-programmes : fonctions et procédures.
  • Erreurs fréquentes et structure d'un test bench.

Travaux pratiques
Utilisation de l'élément additionneur 4 bits (décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs).

Comment décrire le circuit ?

  • Unité de conception : entité, architecture.
  • Les 3 niveaux de descriptions (comportemental, flot de données, structurel).
  • Les opérateurs combinatoires et séquentiels.
  • Les conversions de type.
  • Décrire des machines d‘états synchrones.
  • Décrire des architectures et structurer le circuit.

Travaux pratiques
Codage et simulation : additionneur 4 bits, décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs.

Comment tester son fonctionnement ?

  • Structure du banc de test.
  • Tests unitaires et test global.

Travaux pratiques
Codage et simulation d'une application.

Test sur carte dévaluation

  • Présentation de la carte d'évaluation.
  • Placement routage et test sur carte d'évaluation.

Travaux pratiques
Réalisation d'un test sur carte d'évaluation.

Complément du langage

  • Types de classe (types scalaires et structurés, types composites).
  • Les attributs.
Participants / Prérequis

» Participants

Ingénieurs et techniciens souhaitant acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA.

» Prérequis

Aucune connaissance particulière.
Intra / sur-mesure

Demande de devis intra-entreprise
(réponse sous 48h)

Vos coordonnées

En cochant cette case, j’atteste avoir lu et accepté les conditions liées à l’usage de mes données dans le cadre de la réglementation sur la protection des données à caractère personnel (RGPD).
Vous pouvez à tout moment modifier l’usage de vos données et exercer vos droits en envoyant un email à l’adresse rgpd@orsys.fr
En cochant cette case, j’accepte de recevoir les communications à vocation commerciale et promotionnelle de la part d’ORSYS Formation*
Vous pouvez à tout moment vous désinscrire en utilisant le lien de désabonnement inclus dans nos communications.
* Les participants inscrits à nos sessions de formation sont également susceptibles de recevoir nos communications avec la possibilité de se désabonner à tout moment.
Avis clients
picto avis clients
FLORIAN F. 02/02/2021
4 / 5
Le niveau de difficulté du cours et des exercices est adéquat : sujet approfondi tout en restant abordable avec nos pré-requis. Les notions d’électroniques (haute impédance, synthèse etc) pourraient être un peu plus détaillées, en revanche l’aspect langage VHDL est très clair.
Avis clients 3,8 / 5

Les avis clients sont issus des feuilles d’évaluation de fin de formation. La note est calculée à partir de l’ensemble des avis datant de moins de 12 mois.

Pour vous inscrire

Cliquez sur la ville, puis sur la date de votre choix.
[-]
PARIS

Horaires

Les cours ont lieu de 9h à 12h30 et de 14h à 17h30.
Les participants sont accueillis à partir de 8h45.
Pour les stages pratiques de 4 ou 5 jours, les sessions se terminent à 15h30 le dernier jour.